Ang XC6SLX25T-N3CSG324I Spartan-6 FPGA ay may hanggang sa anim na CMT, ang bawat isa ay binubuo ng dalawang DCM at isang PLL, at maaaring magamit nang nag-iisa o sa isang kaskad. Ang Spartan-6 FPGA ay nagpapalawak ng density ng 3840 hanggang 147443 na mga yunit ng lohika, na may kalahati lamang ng pagkonsumo ng kuryente ng nakaraang serye ng Spartan, at may mas mabilis at mas komprehensibong koneksyon. Ang serye ng Spartan-6 ay nagpatibay ng mature na 45 nanometer na mababang-lakas na proseso ng proseso ng tanso, nakamit ang pinakamahusay na balanse ng gastos, pagkonsumo ng kuryente, at pagganap, na nagbibigay ng bago at mas mahusay na dalawahang rehistro 6-input lookup talahanayan ng lohika at mayaman na built-in na mga bloke ng antas ng system.
Ang XC6SLX25T-N3CSG324I Spartan-6 FPGA ay may hanggang sa anim na CMT, ang bawat isa ay binubuo ng dalawang DCM at isang PLL, at maaaring magamit nang nag-iisa o sa isang kaskad. Ang Spartan-6 FPGA ay nagpapalawak ng density ng 3840 hanggang 147443 na mga yunit ng lohika, na may kalahati lamang ng pagkonsumo ng kuryente ng nakaraang serye ng Spartan, at may mas mabilis at mas komprehensibong koneksyon. Ang serye ng Spartan-6 ay nagpatibay ng mature na 45 nanometer na mababang-lakas na proseso ng proseso ng tanso, nakamit ang pinakamahusay na balanse ng gastos, pagkonsumo ng kuryente, at pagganap, na nagbibigay ng bago at mas mahusay na dalawahang rehistro 6-input lookup talahanayan ng lohika at mayaman na built-in na mga bloke ng antas ng system.
katangian
Maramihang mahusay na integrated blocks
Na -optimize na pamantayang pagpili ng I/O.
Staggered Solder Pads
Malaking scale plastic wire key packaging
45 proseso ng nanometer na na -optimize para sa gastos at mababang pagkonsumo ng kuryente
Ang mode ng pagtulog ng power-off, pagkamit ng pagkonsumo ng zero power
Ang bawat pagkakaiba -iba ng I/O ay may rate ng paglipat ng data hanggang sa 1080 MB/s
Opsyonal na driver ng output, hanggang sa 24 mA bawat pin
3.3V hanggang 1.2V I/O pamantayan at protocol
Mababang gastos sa mga interface ng memorya ng HSTL at SSTL
Sumunod sa mga maiinit na pamantayan
Nababagay na rate ng conversion ng I/O upang mapabuti ang integridad ng signal
Pinagsamang module ng endpoint para sa disenyo ng PCI Express
Mataas na pagganap ng aritmetika at pagproseso ng signal
Mabilis 18 x 18 Multiplier at 48 bit na nagtitipon
Mga pag -andar ng pipeline at cascading
Pre encoder para sa mga aplikasyon ng pandiwang pantulong
